CLIPPEDIMAGE= JP362126668A

PAT-NO: JP362126668A

DOCUMENT-IDENTIFIER: JP 62126668 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: June 8, 1987

INVENTOR-INFORMATION:

NAME

HIRAMOTO, TAKAHIRO

MAJIYUUMUDAARU, GOORABU

ASSIGNEE-INFORMATION:

NAME COUNTRY

MITSUBISHI ELECTRIC CORP N/A

APPL-NO: JP60268446

APPL-DATE: November 27, 1985

INT-CL (IPC): H01L029/68; H01L029/52; H01L029/78

US-CL-CURRENT: 257/329,257/341 ,257/E29.133 ,257/E29.198

ABSTRACT:

PURPOSE: To expand the range of gate control and to obtain a semiconductor device for high power, high speed, high frequency switching, which can be driven excellently at a low voltage, by making an oxide film on a second-conductivity base region thin beneath a gate electrode, and making the oxide film thick on a part between the second-conductivity type base regions beneath the gate electrode.

CONSTITUTION: A first-conductivity type, low impurity concentration semiconductor layer 6, which is to become a drain layer, is formed on one

03/01/2003, EAST Version: 1.03.0002

surface of a first-conductivity type, high impurity concentration semiconductor substrate 100. A plurality of second-conductivity type base regions 5 are formed on the surface of the layer 6 in an island shape. first- conductivity type high impurity concentration semiconductor region 4, which is to becomes a source region, is formed on the surface of each region 5. An oxide film 300 is formed on a part between said base regions 5 and on a part of each base region 5. A gate electrode 2 is provided on the layer 300. In this MOS type field effect transistor, the thickness of the oxide film 300 beneath the gate electrode 2 is made as follows: a part on each base region 5 is thin; and a part between the base regions 5 is thick. On the other surface of the substrate 100, second-conductivity type high impurity concentration semiconductor regions 70 are partially formed in correspondence with the semiconductor regions 4. The top of each region 70 is separated by a specified interval.

COPYRIGHT: (C) 1987, JPO&Japio

[®] 公開特許公報(A) 昭62-126668

⑤Int Cl.⁴

識別記号

庁内整理番号

❸公開 昭和62年(1987)6月8日

H 01 L 29/68 29/52

/60 /52 8526-5F

8422-5F 審査請求 未請求 発明の数 1 (全 6 頁)

❷発明の名称 半導体装置

29/78

②特 願 昭60-268446

愛出 願 昭60(1985)11月27日

砂発 明 者 平 元 隆 裕

伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹製作所

内

砂発 明 者 マジュームダール・ゴーラブ

伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹製作所

内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

⑩代 理 人 并理士 大岩 增雄 外2名

明 細 省

1. 発明の名称

半導体装置

2. 特許額求の範囲

ドレイン間となる高不輔物の度の第1均電形半 均体継板と、

前記基板の一方裏面に形成され、ドレイン層となる低不純物温度の第1時電形半導体圏と、

前記第1場電形半導体層表面に無状に形成される複数個の第2場電形ペース領域と、

前記第2導電形ベース領域表面に形成され、ソ ース領域となる高不純物温度の第1導電形半導体 領域と、

前記第2導電形ベース領域間上および前記第2 導電形ベース領域の一部上に形成される酸化膜層と、

前記酸化製圏上に設けられるゲート電極とを嫌えるMOS型電界効果トランジスタにおいて、

前記ゲート電板下の酸化膜圏は、前記第2 29 電形ベース領域上の厚みが弱く、かつ前記第2 導電

形ベース領域間上の厚みが厚くされ、

前記基板の他方表面に前記第1埠電形半導体額域に対応して、高不純物濃度の第2導電形半導体領域が部分的に形成され、該第2導電形半導体領域の頂部は前記第1導電形半導体層と所定の間隔を隔てるようにされたことを特徴とする半導体接置。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は半導体装置に関し、特に大電力高速 高周波スイッチング素子をモノリシックで実現し た半導体装置に関するものである。

「従来の技術]

従来から低オン抵抗の大電力高速高周波スイッチング素子としていくつかのものが用いられており、たとえば第3図に示すようなものがあった。

第3 図は、従来のモノリシックに构成された伝 導度変調金属酸化膜半導体電界効果トランジスタ (以下、CAT素子と称す)の構造を示す断面図 である。初めに、このCAT素子の構成について

- 1 -

- 2 -

説明する。第3図において、CAT素子の構成は、 従来の二盤拡散で作られる金属酸化膜半導体電界 効果トランジスタ(以下、MOSFETと称す) のn・形ドレイン基板をp・形ドレイン/コレク タ圏で関換えたものである。

そして、酸化膜3の内部に、金腐からなるゲート電極2が形成されており、このゲート電極2は n・形ソース/エミッタ領域4上まで虹びている。

- 3 -

npn トランジスタと pnp トランジスタとから構成 されるサイリスタとを組合わせたものになる。

次に、このCAT素子の動作について説明する。 ゲート電極端子Gとソース/エミッタ電極端子S /Eとを短絡してドレイン/コレクタ電極端子D /Cとソース/エミッタ電極端子S/E間に逆バイアス電圧を印加すると、pin ダイオードD』が 逆パイアスになり、逆パイアス阻止特性が現われる。

また、ドレイン/コレクタ電極端子D/Cとソース/エミッタ電極端子S/E間に頭バイアスを印加すると、ダイオードD、が逆バイアスになり、順バイアス阻止特性が現われる。この状態で、ゲート電極端子Gとソース/エミッタ電極端子S/E間にMOSFETのしきい値電圧以上の電圧を印加すると、P形ペース領域5にチャンネルが形成されてMOSFETが助作する状態になると同時に、ダイオードDzはpin ダイオードと同様な動作現象を起こし、P・形ドレイン/コレクタ膜7からドレインドリフト層6へホールが注入され

また、 P 形 ベース 領域 5 の中央 部 表面、 n * 形ソース / エミッタ 領域 4 表面の 他の一部、 および 酸化 股 3 表面には、ソース / エミッタ 館 極 1 が 形成されている。

ここで、n・形ソース/エミッタ領域4とP・形ペース領域5とドレインドリフト 20 6とはMOS
FETに寄生するnpnトランジスタを構成し、P・形ペース領域5とドレインドリフト2066とp・形ドレイン/コレクタ層7とはCATに寄生するpnトランジスタを構成している。さらに、P・形ドレイン/コレクタ電極37の他5表面には、ドレイン/コレクタ電極37、S/Eはソース/エミッタ電極34子、D/Cはドレイン/コレクタ電極34子である。

第4図は、第3図のCAT素子の等価回路を示す図である。CAT素子の等価回路は、理想的なな焼の焼れから言えば、MOSFETとpin ダイオードDz とを直列に接続したものになるべきであるが、実際はMOSFETと、これに寄生する

- 4 -

てドレインドリフト層 6 の 伝導度 が増大し、 C A T 系子が低オン抵抗でターンオンする。

なお、十分なターンオン主電流を放すためには、ゲート領極端子Gとソース/エミッタ電極端子S/E間に印加する電圧は、10~15V程度の高い値でなければならない。(この値は従来の設計基準で形成されたゲート酸化膜の厚みによって規定される。)したがって、制御回路(マイクロコンピュータ・TTL・CMOS)用の5V電源系だけでは使用不可能で10~15Vの別電源を必要とし、回路が複雑となる。

また、CAT業子をターンオフするためには、ケート電極端子Gとソース/エミッタ電極端子S
/Eとを始絡して、これら端子間に印加されている電圧をMOSFETのしきい値電圧以下にしている。大クート電極2下のP形ペース領域5 表面の反転領域を元に戻してドレインドリフト 聞らへの電子の供給を止める。ターンオフの開始時には、ドレインドリフト 聞らにそれまでの間に往入された電子が大闘に集中しているが、これら

- 6 -

の電子は p ・ 形ドレイン/コレクク超7に往入され、それに見合ったホールによる電流が p 形ペース領域 5 に流れる。このような状態が続くと、ドレインドリフト E 6 の電子の袋中度は低下するが、C A T 菜子がターンオフするためには残されたホールと電子のプラズマは再結合によって打ち消し合わなければならない。

以上は、CATに寄生するサイリスタ領域がターンオン時にラッチングしない場合でのCAT森子の助作の説明であるが、CAT菜子の1番大きな問題点はサイリスタ領域が低電視レベルでラッチング現象を起こすことと高ドライブ電圧回路が必要であることである。

サイリスタ領域がラッチングを起こすとCAT 菓子のゲート制御能力がなくなってこれをターン オフするのが園頭になる。ラッチング現象を起こ す原因は、ターンオン時に高窓旅幣度でサイリス タ領域のnpn トランジスタおよびpnp トランジス タが相互にフィードバック作用をするためである。 サイリスタ領域がターンオン時にラッチングする

- 7 -

タの直流電洗増品率ト、Eを下げることによって、 CAI 菜子がターンオン時にラッチングしにくい ようにしている。すなわち、第3図のCAT 漿子 に比べてラッチングする電流レベルを上げている。 【発明が解決しようとする問題点】

大電力高速高周波スイッチング操子として用いられている従来のCAT楽子は、ゲート酸化明の厚みが厚いので、ターンオン時に十分なコレクタノドレインオン電流を流すのに為ドライブ電圧を必要とし、かつCATに寄生するサイリスタ気をし、かつCATにより、CAT操子を正常に動作させるにはラッチングする電流レベルが低く、CAT操子を正常に動作させるにはラッチングする電流レベル以下で使用する必要があり、そのゲート副側に囲が狭いという間値点があった。

それゆえに、この発明は上述のような問題点を 解消するためになされたもので、MOSFETに 寄生するサイリスタ領域のラッチングする電流レベルを上げてゲート別知徳囲を広げるとともに、 低電圧(全5V)で良好にドライブすることので きる大電力高速高周波スイッチング用半導体装置 条件は、npn トランジスタおよび pnp トランジスタのそれぞれの適流電流増増率 h , e の合計が > 1 であり、ホール電流による npn トランジスタの p 形ベース領域 5 の抵抗尺 s での電圧降下 V 。が 3 0 0 ° K で () . 4 ~ 0 . 8 V以上になる場合である。

より寄生 npn トランジスタの函統 链焼 増馏 ψ h r ε を下げ、かつ n ・形パッファ 凹 9 により p ・形ドレイン/コレクタ間 7 からドレインドリフト 四 6 へのホールの住入を抑えて寄生 pnp トランジス

- 8 -

を得ることを目的とする。

[問題点を解決するための手段]

この発明に代わる半導体装置は、高不純物図度 の第1項電形ドレイン半導体基板と、この基板の 一方表面に形成される低不純物 温度の第1場電形 ドレイン半切体型と、この第1切電形ドレイン半 遊体 門表面に 島状に 形成される 複数 個の 第 2 辺 電 形ベース領域と、この第2切切形ベース領域表面 に形成される高不特物 額度の第1 場段形ソース半 数体領域と、第2項電形ベース領域間上および第 2 必 家 形 ペース 領 域 の 一 部 上 に 形 成 さ れ る 設 化 膜 間と、この酸化膜間上に設けられるゲート電極と を閊えるMOS型電界効果トランジスタにおいて、 ゲート電柜下であって第2切勾形ペース領域上の 破化膜型を刺くし、かつゲートは植下であって第 2 導電形ペース領域間上の酸化膜間の厚みを厚く するとともに、上述の基板の他方表面に第1導電 形ソース半辺体領域に対応して高不純物温度の第 2 均電形半導体領域を部分的に形成し、この第2 均 62 形 半 均 体 額 域 の 頂 郎 を 第 1 切 62 形 ド レ イ ン 半

-1()

海体圏と間隔を限てるようにしたものである。 (作用)

また、高不純物濃度の第1場電形ドレイン半導体基板の他方表面に高不純物濃度の第1場電形ソース半導体領域を高不純物濃度の第1場電形ソース半導体領域に対応して部分的に形成し、この第2場電形半導体領域の頂部を第1場電形ドレイン半導体

-11-

タ暦 1 0 の一方表面には、ドレインドリフト 間 6 が形成されている。 n ・形ドレイン/ コレクタ 簡 1 0 の他方表面であって、各n ・形ソース/ ユレク ま 頭 4 で 6 が 6 が 6 が 6 が 6 が 7 0 が 6 が 6 が 7 0 の頃部はドレイン/ コレクタ領域 7 0 の頃部はドレイン/ フト間 6 表面と間隔を隔てている。この間隔は n ・ 形パッファ層 1 0 0 を形成している。また、 9 ・ 形ペース中央領域 5 0 が形成されている。

さらに、ゲート電極は、p 形ペース領域上の酸化製門3の厚みが薄く、かつp 形ペース領域間の領域1 1 上の酸化膜層3 0 0 の厚みが厚くなるような形状を有する。

第 1 図において、n * 形ソース/エミッタ領域 4 とp 形ペース領域 5 . p * 形ペース中央領域 5 O とドレインドリフト層 6 . n * 形ドレイン/コレクタ間 1 O とはMOSFETに寄生するnpn トランジスタを構成し、p 形ペース領域 5 . p * 形ペース中央領域 5 . p * 形ペース中央領域 5 . p * 形ペース中央領域 5 . n . n

圏と間隔を関するようにしたので、第2切電形半 導体領域から第1導電形ドレイン半導体間へのキャリアの住入が抑制され、MOSFETに寄生するトランジスタの直旋電流増幅率ト、Eが下がる。 さらに、部分的に形成された第2導電形半導体領域から第1導電形ドレイン半導体間にキャリアが 効率的に注入されるので、第1導電形ドレイン半 導体間の伝導度は従来と同程度に変調される。 [実施例]

以下、この発明の実施例を図について説明する。なお、この実施例の説明において、従来の技術の説明と重複する部分については適宜その説明を省略する。

第1 図はこの発明の実施例であるモノリシックに構成された C A T 業子の構造を示す断面図である。この実施例の構成は以下の点を除いて第3 図の構成と同じである。すなわち、ドレイン/コレクタ電性 8 表面には、p * 形ドレイン/コレクタ 間 7 の代わりに n * 形ドレイン/コレク

- 1 2 -

・形ドレイン/コレクタ圏10とp・形ドレイン /コレクタ領域70とはCATに寄生するpnpトランジスタを構成し、これら両トランジスタは寄生サイリスタ領域を構成しているが、後で説明するようにこの寄生サイリスタ領域はターンオン時にラッチングしないので、第1図に示すCAT素子の等価回路は第2図に示すものになる。

第2図において、このCAT素子の等価回路はゲート電極端子Gとドレイン/コレクタ電極端子D/C間にpin ダイオードDz が寄生するn チャンネルMOSFETとなっている。

次に、このCAT素子の動作について説明する。まず、ドレイン/コレクタ電極端子D/Cとソース/エミッタ電極端子S/E間にゲートしきい館程圧より高いレベルの電圧(4~5V)を印加すると素子がターンオンする。4~5Vの小さな電圧でターンオン可能であるのはゲート酸化膜3(チャンネルの真上)の厚みを薄くしており、かつゲート酸化膜の中央部分300を厚くしているためにゲートドレイン間容量とゲートソース間容

- 1 4 -

- 13 -

量とからなる入力容量、ゲートドレイン間容量およびドレインソース間容量からなる出力容量およびゲートドイレン間のミラー効果によるリバーストランスファ容質が小さいためである。

• • • •

p * 形ドレイン/コレクタ領域70が各n * 形 ソース/エミッタ領域 4 直下の n ← 形ドイレン/ コレクタ閥10の他方表面に部分的に形成されて おり、かつこのp + 形ドレイン/コレクタ領域 7 〇の頂部表面には、n * 形パッファ 2011 1 0 0 が形 成されているため、p * 形ドレイン/コレクタ領 域 7 O (pnp トランジスタのp ' エミッタ) から ドレインドリフト層6ヘホールが部分的に注入さ れるとともに、この注入がり、形パッファ間10 Oにより抑制される。このため、寄生 PNP トラン ジスタのペース領域の始送効率が低下して、その 直流電流増幅率h e E が従来のCAT素子に比べ て大幅に下がる。また、p * 形ドレイン/コレク タ領域70からのホールはドレインドリフト担6 を上方に向かって流れ、ホールの大部分は不純物 遺度の高いp ↑ 形ペース中央領域50に、その一

- 15 -

トレインドリフト暦 6の伝導度変調については、、n・形ソース/エミッタ領域4 直下の部分で発生させるのが効果的であり、p・形ペースののために、p・形ドレイン/コレクタ領域70をn・形ソース/エミッタ領域4 直下にのみ部分的に形成して、p・形ドレイン/コレクタ領域70かに形成して、p・形ドレイン/コレクタ領域70からに下して、b・形によってものに対して、なった。との伝導度変調効果を得ることができるとともにオン電圧を低くすることができる。

また、従来のCAT素子においては、 p * 形ドレイン/コレクタ暦 7 がドレインドリフト暦 6 の全域にわたって形成されているため、ターンオフ時においては、ターンオン時にドレインドリフト間 6 に蓄積されたホールが p * 形ドレイン/コレクタ類 7 でブロックされて抜けにくかったが、このCAT棄子においては、ホールが p * 形ドレイン/コレクタ質 1 0 にそのまわりの n * 形ドレイン/コレクタ質 1 0 に

- 1 7 -

また、このGAT素子では、上述のようにラッチングする電流レベルが上がるため、従来のCAT業子に比べてゲート制御範囲が広くなり、またその分CAT素子の高電流密度化が可能となるので、チップサイズを小さくしてCAT素子の小型化および低コスト化を図ることができる。

- 16 -

容易に抜けることができるので、CAT業子のターンオフ助作が容易となって高速高周波スイッチング特性が向上する。

なお、上述の実施例では、 C A T 棄子が n 型のものについて示したが、 この発明は第 1 図の各間、各領域の導電形を反対にした p 形の C A T 棄子についても適用できることは言うまでもない。

[発明の効果]

以上のように、この発明によれば、ゲート電極下であって第2時電形ペース領域上の酸化機関の厚みを誇くしたことによって、4~5V程度の電圧で十分な動作が可能で、かつゲート電極下摩の電子の関係をサイクを動きることによって、入力容量を出てすることができる。

また、高不純物温度の第1場電形ドレイン半導体基板の他方表面に高不純物温度の第2場電形半

- 18 -

場体領域を高不純物温度の第1場電形ソース半導 体領域に対応して部分的に形成し、この第2導電 形半導体領域の頂部を第1導電形ドレイン半導体 閥と間隔を隔てるようにしたので、MOSFET に寄生するサイリスタ領域のラッチングする電流 レベルが上がるためゲート制御範囲の広い半導体 装置を得ることができる。

4. 図面の簡単な説明

第1因はこの発明の一実施例のモノリシックに 構成されたCAT素子の構造を示す断面図である。 第2図は第1図のCAT素子の等価回路を示す図 である。第3図は従来のモノリシックに構成され たCA丁菓子の構造を示す断面図である。第4図 は従来のCAT素子の等価回路を示す図である。 第 5 図は従来のモノリシックに構成された他の C AT累子の構造を示す断面図である。

図において、1はソース/エミッタ電極、2は ゲート電極、3および300は酸化膜、4 は n * 形ソース/エミッタ領域、5はp形ペース領域、 50はp * 形ペース中央領域、6はドレインドリ

- 19 -


フト間、70はp ・形ドレイン/コレクタ領域、 8はドレイン/コレクタ電板、10はn + 形ドレ イン/コレクタ型、11はp形ペース領域間の領 域、100はn + 形パッファ間を示す。

なお、関中、周ー符号は周一または相当部分を **赤寸**...

岩 大

- 20-

第1図



ソース/エミッタ電極 1:1-ス/エミッタ
2:ゲート重極

3:酸化膜 4:n+形/-ス/エシッタ領域 5: P 形ベース領域


50:p*形ベース中央領域


6:ドレインドリフト層 70:P†形 ドレイン/コレクタ領域

8: ドレイン/コレクタ電極 10: 11 形ドレイン/コレクタ層 11:P彬ベス領域間の領域

100: 叶形バッファ屋 300: 酸化膜

第 2 図 S/E





--324---